搜索资源列表
FifoDesignWithVerilog
- 处理整帧数据的FIFO的巧妙控制设计,能给大家一个参考-To deal with the entire frame of data FIFO control ingenious design, give you a reference
vhdlfi
- fifo vhdl源码，高可靠性，带有格雷码同步，有需要可依进行参考！-fifo vhdl source, high reliability, with Gray-code synchronization, there is a need-based reference!
00837024
- 一个基于VHDL同步FIFO的设计思路的文章，以及一个编译完整的程序。-VHDL-based synchronous FIFO design ideas article, as well as a compiler procedures.
CummingsSNUG2002SJ_FIFO2
- Simulation and Synthesis Techniques for Asynchronous FIFO Design with Asynchronous Pointer Comparisons
spartan6_fpga_blockram_user_guide
- Spartan6 FPGA中的块存储器使用指南，可以构建为FIFO，ROM，RAM，移位寄存器等。-Spartan6 FPGA block memory in the User Guide, you can build for FIFO, ROM, RAM, shift registers and so on.
AsynchronousFIFOArchitectures-CN
- AsynchronousFIFOArchitectures，这篇经典FPGA-FIFO文章的中文版-AsynchronousFIFOArchitectures, this classic FPGA-FIFO Chinese version of the article
fifo_template
- aes code with fifo control to memory
ThedesignofUniversalAsynchronousReceiverTransmitte
- 本课题所设计的UART支持标准的RS．232C传输协议，主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式，还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力，模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用口模块复用技术设计数据缓冲区FIFO，采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境，也能适合低速的数据传输场
source_code
- verilog code fifo memory usb
FIFO
- FIFO verilog VHDL-FIFO verilog VHDL
fifo
- VHDL 带FIFO的 UART 求大神帮忙修改-VHDL with FIFO UART pursuing big God help modify